Snímek, který TSMC prezentovalo na svém evropském fóru OIP, objasňuje výhody, které nabídne jeho výrobní proces A14 (1,4nm třída, přívod energie z přední strany) plánovaný na rok 2028 ve srovnání s přímým předchůdcem. Jak se ukazuje, A14 nabídne o 16 % vyšší výkon při stejné spotřebě a složitosti a o 27 % nižší spotřebu při stejných taktech a složitosti ve srovnání s N2 (2nm třída, přívod energie z přední strany). Pro využití plného potenciálu výrobních technologií nové generace však mohou návrháři čipů potřebovat chytřejší nástroje pro elektronickou automatizaci návrhu (EDA).
Když firmy oznamují nové procesní technologie, obvykle zveřejňují řadu charakteristik, které ukazují relativní rozdíl mezi generacemi. Jak vývoj výrobního uzlu postupuje, výrobci čipů mají tendenci získávat více dat o jeho schopnostech, a proto časem upřesňují jeho charakteristiky. Přesně to se stalo s procesem A14 společnosti TSMC. Dříve společnost uvedla, že ve srovnání s N2 nabídne o 10 % až 15 % vyšší výkon při stejné spotřebě a počtu tranzistorů, o 25 % až 30 % nižší spotřebu při stejných taktech a složitosti a přibližně o 20 % vyšší hustotu tranzistorů u „smíšených čipů“. Jak vyplývá ze snímku, nový uzel nabídne o něco vyšší výkon, než se očekávalo, ale zůstane ve středním bodě toho, co bylo předpovězeno z hlediska spotřeby energie.
TSMC předvedlo snímek, aby ukázalo škálovatelnost svých procesních technologií, jako součást širšího úsilí říci, že Mooreův zákon je stále velmi živý, navzdory zpomalování a čelení vážným výzvám. Snímek však uvádí pouze hlavní mainstreamové uzly a vynechává N3B (který používaly především Apple a Intel) a mezigenerační aktualizace jako N3P a N2P. Zatímco zmínka o N3X, N2X a A16 dává smysl, protože tyto výrobní technologie jsou zaměřeny na konkrétní aplikace, absence mezigeneračních aktualizací poněkud zastírá jejich důležitost a pokroky, které obvykle přinášejí, a zdůrazňuje přírůstky dosažené v průběhu let.
Podle snímku přechod od N7 (uzel z roku 2018) k A14 (uzel z roku 2028) zvyšuje výkon při stejné úrovni spotřeby o 1,83násobek a zlepšuje energetickou účinnost o 4,2násobek, což vypadá působivě. Stále je však mezi těmito technologiemi dekáda. TSMC také uvádí, že každá nová hlavní generace procesu přináší přibližně 30% snížení spotřeby ve srovnání s předchozím uzlem. Naproti tomu zlepšení výkonu jsou omezena na 15 % – 18 % u hlavních uzlů, což poněkud zdůrazňuje, že spotřeba energie byla pro TSMC při navrhování těchto výrobních technologií větším zaměřením.
Zajímavé je, že existují další způsoby, jak zlepšit energetickou účinnost návrhů nad rámec toho, co uzly TSMC nabízejí. Návrháři čipů mohou například používat AI-vylepšené nástroje Cadence Cerebrus AI Studio a Synopsys DSO.ai pro automatizované umístění a směrování (APR) EDA, které využívají posilované učení k prozkoumání širšího optimalizačního prostoru napříč výrobními technologiemi a rozložením a automaticky ladí parametry návrhu a půdorys pro zlepšení výkonu, spotřeby a plochy (PPA).
Podle snímku tento přístup přináší 5% úsporu energie z optimalizovaného APR toku, další 2% zlepšení z optimalizovaného kovového schématu a celkovou úsporu energie 7 %, což je srovnatelné s tím, čeho může TSMC dosáhnout z mezigeneračních vylepšení. Samozřejmě, takové sliby by měly být brány s rezervou, protože ne všechny návrhy lze optimalizovat do této míry. Přesto nikdo nemůže popřít, že nástroje EDA obecně a chytřejší nástroje APR zvláště hrají větší roli při dosahování vyššího výkonu při nižší spotřebě s moderními výrobními technologiemi.
Zdroj: tomshardware.com